黑天鵝飛臨時，每一顆芯片都是無辜的。2019年，剛起步的全球5G產(chǎn)業(yè)面臨第一個大考：受美國政策影響，電信設(shè)備商華為失去了重要芯片供應(yīng)商賽靈思（Xilinx），雖然后來恢復(fù)了部分供應(yīng)（主要是28nm芯片），但雙方交易量大幅下降。對此，EETimes評論道：賽靈思不得不考慮“沒有華為的未來”[1]。

令全球5G供應(yīng)鏈承壓的主角，是賽靈思的FPGA（Field Programmable Gate Array，現(xiàn)場可編程邏輯門陣列）芯片。它不僅是5G宏基站的必需品，還是一種門檻最高、單芯片價格上限也最高的IC類產(chǎn)品：電子元器件分銷平臺Digi-Key和Mouser分別顯示，賽靈思三款FPGA報價逾100萬元人民幣，英特爾（Intel）兩款FPGA報價逾70萬元人民幣。

FPGA到底是什么？除了5G還能干啥？國內(nèi)市場情況如何？本文為你答疑解惑。

本文是“果殼硬科技”策劃的“國產(chǎn)替代”系列第三篇文章，關(guān)注FPGA國產(chǎn)替代。在本文中，你將了解到：FPGA的功用和市場概況，F(xiàn)PGA相較于CPU/GPU/ASIC芯片的優(yōu)勢，國內(nèi)外FPGA的格局和現(xiàn)狀。

付斌 | 作者

李拓 | 編輯

果殼硬科技 | 策劃

從配角到主角的逆襲

FPGA，屬于數(shù)字集成電路中一種邏輯芯片，同類芯片包括廣為人知的CPU（中央處理器）、GPU（圖形處理器）以及ASIC（專用集成電路）。FPGA是基于通用邏輯電路陣列的集成電路芯片，主要由邏輯陣列塊（LAB）、輸入輸出單元（I/O）和內(nèi)部連接線（Interconnect）三部分構(gòu)成。

FPGA內(nèi)部組成部分，圖源丨尚普咨詢

FPGA屬于數(shù)字集成電路中邏輯芯片，圖源丨尚普咨詢

數(shù)據(jù)計算包括兩種方式：一種是利用CPU或GPU基于指令的架構(gòu)編寫計算所需的軟件，另一種則是針對特定計算需求設(shè)計、制造出一套專用的電路，即ASIC。

FPGA是ASIC領(lǐng)域的一類半定制電路芯片，是在PAL、GAL等可編程器件基礎(chǔ)上進一步發(fā)展的產(chǎn)物，它解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

上世紀(jì)80年代，Ross Freeman和同事從Zilog 買下FPGA技術(shù)，并共同創(chuàng)立賽靈思，推出第一顆真正意義上的FPGA芯片XC2064。該芯片采用2μm工藝，包含64個邏輯模塊和85000個晶體管，門數(shù)量不超過1000個。因為發(fā)明FPGA，Ross Freeman于2009年被列入了美國發(fā)明家名人堂。

與現(xiàn)在動輒千萬邏輯單元的產(chǎn)品相比，XC2064怎么看都像是一只“丑小鴨”[2]，但它開啟了可編程邏輯芯片的歷史。

最初，F(xiàn)PGA只是充當(dāng)連接各個專用芯片的膠合邏輯（Glue Logic）的角色。直到SoC-FPGA（可編程片上系統(tǒng)芯片）發(fā)布，單個FPGA芯片中實現(xiàn)一個完整電子系統(tǒng)成為現(xiàn)實的方案，F(xiàn)PGA才算真正走到舞臺中央[3]。

此后，便是FPGA從配角逐漸逆襲成主角的故事。

FPGA的發(fā)展歷史，制表丨果殼硬科技

既能設(shè)計又能計算的芯片

歷史之路曲折，但FPGA應(yīng)用之路是光明的。

它既能用于芯片設(shè)計，又能在計算上獨當(dāng)一面。自身擁有硬件可編程、集成度高、并行計算能力強、延遲低等特點，并在性能、功耗、成本之間有較好的平衡。因此，工業(yè)、通信、醫(yī)療、消費電子、人工智能、視覺等領(lǐng)域都需要FPGA。

設(shè)計：可重構(gòu)的萬能芯片

FPGA最大特點是芯片內(nèi)部硬件結(jié)構(gòu)可重構(gòu)，即硬件可編程，因此極具靈活性，號稱“萬能芯片”。理論上，F(xiàn)PGA提供的門電路規(guī)模足夠大，通過編程可以實現(xiàn)任意邏輯功能的電路。并且，F(xiàn)PGA開發(fā)流程中無需布線、掩模和定制流片等，編程后即可直接使用。

打個比方，集成電路就像一幢高樓大廈，建成后就無法改變主體結(jié)構(gòu)了；FPGA就像是建房子所需的材料，想要建什么樣的房子都可以自由組合，建得不好還可以拆掉重建，同樣一種芯片可以滿足各個領(lǐng)域[4]。

在芯片設(shè)計上，F(xiàn)PGA功不可沒：比如實現(xiàn)ASIC的前期的設(shè)計驗證、實現(xiàn)CPU的原型驗證（流片前確定芯片功能正確性的一種驗證方式）、實現(xiàn)DSP（數(shù)字信號處理器）的原型驗證、實現(xiàn)MCU（單片機）的原型驗證等。

計算：執(zhí)行效率極高

FPGA內(nèi)部設(shè)計可簡單理解為電路的設(shè)計，無論是時序邏輯電路還是組合邏輯電路，都能在電路板上電的那一刻開始工作。[5]因此，在代碼執(zhí)行上更類似“電路直給”的內(nèi)部原理，賦予FPGA自身延遲低和實時性強的特點，比CPU/GPU的軟件指令架構(gòu)執(zhí)行效率更高。

另外，F(xiàn)PGA內(nèi)部可按數(shù)據(jù)包的多少，搭建相應(yīng)數(shù)量的流水線，實現(xiàn)數(shù)據(jù)并行和流水線并行兩種并行計算方式，大幅度降低I/O及計算消耗。相對于一次只能處理一個指令集的串行計算，并行計算可以一次執(zhí)行多個指令的算法。

值得一提的是，一些需要重復(fù)構(gòu)建的功能模塊，被編寫成IP核，嵌入FPGA，包括片上處理器、收發(fā)器I/O、RAM塊和DSP引擎等，大大增強了FPGA的計算性能。

FPGA的主要應(yīng)用領(lǐng)域，制表丨果殼硬科技

FPGA vs. CPU/GPU/ASIC

有市場的地方，就會有競爭。各大廠商經(jīng)常在發(fā)布會上拿FPGA與同屬邏輯芯片的CPU/GPU/ASIC對比算力。在數(shù)十年的大戰(zhàn)中，還誕生了eFPGA和eASIC這種新生代芯片。

不過，在制程節(jié)點越來越逼近1nm極限以及摩爾定律逐步放緩的情況下，異構(gòu)計算（多種不同計算芯片的組合，如“CPU+GPU”“CPU+FPGA”）成為不同邏輯芯片協(xié)同協(xié)作的契機。

CPU、GPU、FPGA、eFPGA、eASIC、ASIC各種指標(biāo)對比，制表丨果殼硬科技

FPGA相較于CPU和GPU

CPU和GPU都為馮·諾依曼結(jié)構(gòu)的通用處理器，與結(jié)構(gòu)完全不同的FPGA沒什么關(guān)系，但二者計算用途與FPGA有一定重合，因此常被人們拿來對比。

CPU適宜進行標(biāo)量運算，可處理來自多個設(shè)備的計算請求，可隨時終止當(dāng)前運算，轉(zhuǎn)向其它運算，F(xiàn)PGA相對CPU偏重計算效率；GPU適宜進行矢量運算，既可以圖形渲染，又可以并行計算，F(xiàn)PGA相對GPU偏重能效比。

另外，與CPU和GPU相比，F(xiàn)PGA有更低的延遲：CPU和GPU均使用SIMD（單指令流多數(shù)據(jù)流）執(zhí)行存儲器、譯碼器、運算器、分支跳轉(zhuǎn)處理邏輯等，F(xiàn)PGA則是在燒寫時已確定每個邏輯單元功能和通信要求，不需要額外指令。

由于FPGA浮點計算能力出眾，因此英偉達(dá)GPU的浮點計算能力是其主要對標(biāo)對象。研究學(xué)者認(rèn)為，架構(gòu)有差別，單純對比性能未免偏頗，實際二者擅長領(lǐng)域是不同的：GPU更適合深度學(xué)習(xí)算法的訓(xùn)練階段，F(xiàn)PGA更適合深度學(xué)習(xí)算法的推理階段和深度神經(jīng)網(wǎng)絡(luò)[6]。

FPGA相較于ASIC

ASIC在定制算法上擁有比FPGA更高的運算性能和更低的功耗，但生產(chǎn)后硬件算法無法被修改，且在定制化上要求非常高，因此流片量過小會導(dǎo)致成本升高[7]。FPGA則不需要更改硬件電路，直接更改代碼，相當(dāng)于擁有“無限次的后悔藥”。

因此FPGA作為ASIC領(lǐng)域的半定制電路的一種發(fā)明，仿真ASIC再進行掩碼處理和批量制造使用是FPGA的重要使命之一。傳統(tǒng)的ASIC設(shè)計周期平均是14到24個月，如果用FPGA，開發(fā)時間平均可降低 55%[8]。

在FPGA芯片成本逐步下降后，與ASIC之間總擁有成本（TCO）差距越來越小，一些廠商也開始直接使用FPGA取代ASIC，避免ASIC前期高昂的一次性工程費用，消除最低訂單數(shù)量和多芯片迭代風(fēng)險和損失。

FPGA方案與ASIC方案的對比，圖源丨頭豹研究院

FPGA衍生出的eFPGA和eASIC

eFPGA是指將一個或多個FPGA以IP的形式嵌入ASIC、ASSP（專用標(biāo)準(zhǔn)產(chǎn)品）或SoC（系統(tǒng)級芯片）等芯片中的發(fā)展模式，擁有極強的易用性，能夠降低客戶集成FPGA加速器的門檻。目前eFPGA已有大量應(yīng)用，但一直沒有成為市場主流，接受度有望在云計算和人工智能發(fā)展下進一步提升[9]。

eASIC與ASIC類似，都是定制類型的芯片，是將FPGA可重復(fù)編程的功能去掉，獲得更小的晶片尺寸，來實現(xiàn)低功耗和更低的成本。eASIC比FPGA的單位成本和功耗更低，比標(biāo)準(zhǔn)單元ASIC的上市速度更快、一次性工程 (NRE) 費用更低。

eASIC源于名字同為eASIC的公司，目前已被英特爾收購，英特爾將eASIC定位為從FPGA向ASIC過渡的中間選擇，并將FPGA、eASIC、ASIC的連續(xù)生命周期的產(chǎn)品組合命名為“定制邏輯連續(xù)體”：FPGA擁有最快的上市速度和最高的靈活性；eASIC擁有出色的性價比，優(yōu)化上市時間；ASIC擁有最高的性能和最低的功耗和成本。

英特爾的“定制邏輯連續(xù)體”，圖源丨英特爾

走向異構(gòu)計算

FPGA的確擁有絕佳的性能和時延優(yōu)勢，但芯片單價高、峰值計算能力較低、上手難度高是未能解決的問題。

邏輯芯片發(fā)展至今，單一計算體系結(jié)構(gòu)已無法滿足當(dāng)今最流行的應(yīng)用所需性能和功耗要求，F(xiàn)PGA正朝向異構(gòu)計算的方向發(fā)展[10]。異構(gòu)計算，是將不同架構(gòu)處理芯片整合到一個系統(tǒng)內(nèi)工作的方式。

具體實施的方向包括兩種：其一為芯片級集成，即將CPU IP、GPU IP、DSP IP等集成到單一SoC內(nèi)；其二為板級集成，將CPU、GPU、FPGA、ASIC等放在一個板上組合。

將這些不同邏輯器件整合起來，用不同架構(gòu)去處理不同類型數(shù)據(jù)，根據(jù)處理速度或帶寬要求進行優(yōu)化，發(fā)揮CPU、GPU、FPGA、ASIC各自的專長，就能各取所需，打好組合拳。

從巨頭近幾年收購的動作就可看出，行業(yè)早已認(rèn)識到未來計算不可能憑借單獨的CPU、GPU、FPGA器件獨領(lǐng)市場：x86架構(gòu)的英特爾收購Altera FPGA，x86架構(gòu)的AMD計劃收購賽靈思FPGA，GPU“大王”NVIDIA瞄準(zhǔn)Arm架構(gòu)（旗下?lián)碛蠧PU IP）。

FPGA正在邁向異構(gòu)系統(tǒng)的時代。

FPGA設(shè)計發(fā)展階段，圖源丨尚普咨詢

資料來源丨電子工業(yè)出版社《集成電路產(chǎn)業(yè)全書》 2018年9月第1版

四大巨頭支配的全球市場

據(jù)知名咨詢機構(gòu)Frost&Sullivan預(yù)計，全球FPGA市場將從2021年的68.6億美元增至2025年的125.8億美元，年均復(fù)合增長率約16.4%。

經(jīng)過幾十年的寡頭壟斷和行業(yè)整合，目前全球形成以賽靈思和英特爾占據(jù)70%~80%的市場份額，萊迪思（Lattice）、微芯科技（Microchip）瓜分低功耗或細(xì)分子市場份額的局面[11]。反觀國產(chǎn)FPGA，目前在中國市場份額僅約4%。

國外FPGA主要公司基本情況，制表丨果殼硬科技

信息來源丨各公司官網(wǎng)

FPGA的比拼分為硬件和軟件兩個舞臺，四大廠商的策略也各不相同。

硬件：“兩大兩小公司”的革命

FPGA的硬件技術(shù)指標(biāo)包括LUT數(shù)量、DSP數(shù)量、RAM容量、User I/O數(shù)量、制造工藝、DSP工作頻率、動態(tài)功耗、SerDes速率、DDR速率等。

國外廠商主要在制程、LUT（基于查找表的邏輯單元）數(shù)、SerDes（串行收發(fā)器）速率三大硬件性能指標(biāo)上角逐：制程決定了芯片的晶體管密度，單位面積內(nèi)晶體管越多性能越強；LUT數(shù)是FPGA基本容量單位，同樣芯片大小LUT數(shù)量越多越強；SerDes速率決定著芯片與光模塊間、芯片與芯片間、以太網(wǎng)的速度。

FPGA產(chǎn)品關(guān)鍵技術(shù)指標(biāo)，圖源丨安路科技招股書[12]

在硬件性能比拼上，賽靈思和英特爾一直是宿敵。雖然兩家交鋒的火藥味兒十足，但競爭的產(chǎn)物也成為FPGA行業(yè)的標(biāo)桿。

• 先是爭奪全球最大FPGA：2019年8月，賽靈思宣布擁有900萬個系統(tǒng)邏輯單元和超過2000個用戶I/O的Virtex UltraScale+ VU19P FPGA。相隔僅三個月，英特爾就宣布推出擁有1020萬個邏輯單元和2304個用戶I/O的Stratix 10 GX 10M FPGA。

• 繼而競爭最先進FPGA：賽靈思先于2020年3月發(fā)布Versal Premium ACAP平臺，采用臺積電（TSMC）7nm FinFET制程工藝、112 Gbps PAM4收發(fā)器，在邏輯密度上相當(dāng)于22個16nm的FPGA；相隔一年，英特爾就宣布Agilex系列大規(guī)模量產(chǎn)出貨，采用10nm SuperFin制程工藝，116Gps PAM4收發(fā)器（最高可達(dá)224Gbps），邏輯結(jié)構(gòu)性能、功耗比相比7nm的FPGA高約2倍。

反觀萊迪思和微芯科技則是坐看兩巨頭龍爭虎斗，不與世爭，不做最強，但做精巨頭“看不起”的28nm制程中低端市場。FPGA專家曾向筆者表示，實際上28nm制程就能滿足大部分需求，16/14/10/7nm雖然性能參數(shù)強，但成本和功耗并不劃算。

• 相比傳統(tǒng)bulk CMOS，萊迪思選擇采用FD-SOI（耗盡型絕緣層上硅）這種工藝平衡FPGA的性能和功耗。目前萊迪思已基于三星28nm FD-SOI的Lattice Nexus技術(shù)平臺，推出Certus-NX、CrossLink-NX等產(chǎn)品。

• 微芯科技主要聚焦在低功耗、低成本的28nm FPGA，并提供非易失閃存和SRAM（靜態(tài)隨機存取存儲器）兩種選擇。

國外廠商代表產(chǎn)品部分參數(shù)對比，制表丨果殼硬科技

信息來源丨各公司官網(wǎng)、公司新聞

軟件：輕量化編程才能繼續(xù)占領(lǐng)市場

硬件是FPGA的基礎(chǔ)，軟件工具鏈?zhǔn)钱a(chǎn)品立足的根本，脫離軟件工具鏈的FPGA芯片，只能看不能用。

EDA（電子設(shè)計自動化，集成電路設(shè)計的一種平臺）和IP核（知識產(chǎn)權(quán)核，設(shè)計中可直接使用的功能模塊）是兩個重要工具。如果把芯片比作電腦，EDA就相當(dāng)于Windows/Linux，IP核就相當(dāng)于應(yīng)用軟件。未來EDA工具和IP核的全面性將會是FPGA廠商競爭的關(guān)鍵所在。

除此之外，F(xiàn)PGA還需要降低開發(fā)難度，來開拓市場。一直以來，設(shè)計是FPGA廣被詬病的缺點。FPGA所使用的Verilog、VHDL或SystemVerilog等硬件描述語言非常難上手，相關(guān)領(lǐng)域的人才更是寥寥無幾。

英特爾和賽靈思的思路一致，均推出一體化平臺，不僅整合了旗下產(chǎn)品，還對不同層次的開發(fā)者提供更多簡單開發(fā)選擇：傳統(tǒng)硬件工程師繼續(xù)使用硬件編程語言；軟件工程師可調(diào)用預(yù)先定義的硬件庫，使用自身熟悉的C/C++/Python語言開發(fā)；AI科學(xué)家可直接使用高層次框架訓(xùn)練模型，使用自身熟悉的Tenserflow、Caffe開發(fā)。

萊迪思和微芯科技也正在嘗試?yán)枚喾N手段降低FPGA開發(fā)難度。

國外廠商軟件部分內(nèi)容對比，制表丨果殼硬科技

信息來源丨各公司官網(wǎng)、公司新聞

國產(chǎn)企業(yè)的追趕之路

據(jù)創(chuàng)道咨詢統(tǒng)計，目前國內(nèi)與FPGA相關(guān)研發(fā)企業(yè)數(shù)量在27家以上，其中已在A股上市的企業(yè)包括復(fù)旦微電子、安路科技、航錦科技，成都華微電子擬在科創(chuàng)板上市[13]。2021年，至少有3家企業(yè)成為FPGA市場新玩家。

國內(nèi)FPGA主要公司基本情況，制表丨果殼硬科技

信息來源丨各公司官網(wǎng)、公司新聞、招股書

國內(nèi)FPGA設(shè)計始于20世紀(jì)90年代，真正技術(shù)發(fā)展于2000年以后，起步比國外晚十多年。通過對比國際尖端產(chǎn)品，核心參數(shù)差距依然較大。

國內(nèi)外代表廠商部分FPGA產(chǎn)品對比，制表丨果殼硬科技

信息來源丨各公司官網(wǎng)、公司新聞、招股書

芯片自主研發(fā)之路上難啃的“硬骨頭”很多，特別是FPGA這種高端復(fù)雜芯片，而國內(nèi)企業(yè)也正在追趕巨頭。

“氪金”才能變強

研發(fā)設(shè)計FPGA有許多難點：第一，內(nèi)核架構(gòu)設(shè)計、邏輯單元設(shè)計、異構(gòu)單元設(shè)計、互連結(jié)構(gòu)設(shè)計的難點；第二，異構(gòu)單元的芯片結(jié)構(gòu)定義與設(shè)計問題；第三，綜合映射、布局布線等軟件的設(shè)計難點；第四，在面積、速度、功耗上實現(xiàn)最優(yōu)的難點[14]。

這么難怎么辦？砸錢，砸錢，砸錢。

縱觀安路科技、紫光同創(chuàng)、復(fù)旦微的關(guān)鍵業(yè)務(wù)數(shù)據(jù)，由于研發(fā)費用占比一度超100%，導(dǎo)致它們有一段時期凈利為負(fù)。

事實上，國外企業(yè)長期占據(jù)大部分市場份額，通過規(guī)模效應(yīng)分?jǐn)傃邪l(fā)成本。國內(nèi)企業(yè)的相關(guān)抗風(fēng)險就會較為薄弱。不過，得益于政策傾斜和科研項目經(jīng)費補貼，這種窘境一定程度上得以緩解。

安路科技、紫光同創(chuàng)、復(fù)旦微三家關(guān)鍵業(yè)務(wù)數(shù)據(jù)，圖源丨安陸科技招股書

生態(tài)建設(shè)的坑

FPGA想要有所突破，不但需要在芯片上創(chuàng)新，相應(yīng)的生態(tài)也要跟得上。

事實上，復(fù)旦微就曾吃過生態(tài)的虧。復(fù)旦微創(chuàng)始人施雷曾表示，2007年的他們的第一代FPGA性能很高，但由于沒有配套軟件工具鏈支持，很難在應(yīng)用中使用。這種情況下，性能反而恰恰是最不重要的參數(shù)，對一顆FPGA芯片而言，更重要的是能與軟件很好地配合。復(fù)旦微推出的第二代FPGA，重新考慮了在軟硬結(jié)合上的實施，最終才得以被成功規(guī)模應(yīng)用。

縱觀國內(nèi)知名的FPGA廠商，基本也都擁有自家的EDA軟件和工具鏈。比如復(fù)旦微的自主研發(fā)EDA軟件Procise、中科億海微的全新軟件架構(gòu)和高性能算法的EDA軟件eLinx1.0。

另外，國內(nèi)EDA軟件廠商也開始涉足自主知識產(chǎn)權(quán)FPGA工具。比如芯華章推出的樺捷（HuaPro-P1） 高性能FPGA原型驗證系統(tǒng)、穹景（GalaxPSS）新一代智能驗證系統(tǒng)等。EDA軟件公司這一有利外援，能夠有效增強國產(chǎn)FPGA的可用性和易用性。

切入市場的契機

目前國產(chǎn)的民用FPGA起步于消費市場，主打10K~100K邏輯單元的中低端芯片產(chǎn)品，逐漸涉足通信和汽車領(lǐng)域，并向500~1000K邏輯單元的下一目標(biāo)進發(fā)。

與萊迪思和微芯科技思路類似，國產(chǎn)FPGA也主要集中在28nm制程節(jié)點上。現(xiàn)階段賽靈思和英特爾太過強勢，先進制程并不是一個好的切入點。另外，易靈思對此解釋，一顆最小的16nm FPGA NRE（一次性工程費用）就已超過一千萬美元，10nm/7nm這種工藝反而會導(dǎo)致NRE急速上升；高性能工藝芯片功耗遲遲沒有降下來，芯片尺寸也越來越大[15]。

市場進化過程中，國產(chǎn)FPGA廠商將提升產(chǎn)品的性能列為首要目標(biāo)，縮小與國外廠商的差距。根據(jù)器件發(fā)展歷程以及市場應(yīng)用需求發(fā)展趨勢，國產(chǎn)自研FPGA的目標(biāo)還包括：高密度、高速度、寬頻帶、高保密、低電壓、低功耗、低成本、低價格、IP核復(fù)用、系統(tǒng)集成、動態(tài)可重構(gòu)及單片集群。

市場總會有人唱衰國產(chǎn)，認(rèn)為國產(chǎn)芯片不夠高級。對此，一位國產(chǎn)FPGA的代表認(rèn)為：“沒有競爭力的芯片都無法銷售，只要有客戶購買，就值得被尊重[16]?！?/p>